डायनेमिक रैंडम एक्सेस मेमोरी (RAM)। डायनामिक रैम चिप प्रकार डायनेमिक रैम

टक्कर मारना- यह मेमोरी का वह क्षेत्र है जिसके साथ कंप्यूटर के चलने के दौरान प्रोसेसर तीव्रता से इंटरैक्ट करता है। इसमें (लोड होने के बाद) स्टोर हो जाते हैं सक्रियएकल कंप्यूटर सत्र के दौरान उपयोग किए जाने वाले प्रोग्राम और डेटा। कंप्यूटर को बंद करने से पहले या रीसेट बटन (रीसेट) को दबाने से पहले, कार्य के परिणाम (प्राप्त डेटा) को एक गैर-वाष्पशील भंडारण उपकरण (उदाहरण के लिए, हार्ड डिस्क पर) में सहेजा जाना चाहिए।

यह अध्याय रैम के संरचनात्मक-कार्यात्मक और तार्किक संगठन के लिए समर्पित है। यह रैम के निर्माण, संचालन और मुख्य विशेषताओं के सिद्धांतों पर चर्चा करता है; रैम की संरचना, क्षेत्रों में इसका टूटना और इन क्षेत्रों का उद्देश्य; मुख्य प्रकार के रैम चिप्स, रैम मॉड्यूल आदि।

स्मृति तत्व

नाम "डायनेमिक रैम"मेमोरी तत्वों के कारण, जो कि छोटे कैपेसिटर हैं जो चार्ज को स्टोर करने में सक्षम हैं, जैसा कि नीचे दिखाया गया है। वास्तविक परिस्थितियों में, संधारित्र को छुट्टी दे दी जाती है और इसकी निरंतर आवधिक रिचार्जिंग की आवश्यकता होती है। इसलिए, कैपेसिटिव तत्वों पर आधारित मेमोरी एक गतिशील मेमोरी है, जिसमें यह मौलिक रूप से लंबे समय तक शक्ति के साथ जानकारी संग्रहीत करने में सक्षम बस्टेबल कोशिकाओं पर लागू स्थिर मेमोरी से भिन्न होती है। इस प्रकार, डायनेमिक डेटा स्टोरेज का अर्थ है, सबसे पहले, रैम को बार-बार जानकारी लिखने की संभावना, साथ ही डेटा के आवधिक (लगभग हर 15 एमएस) अद्यतन, या पुनर्लेखन की आवश्यकता।

कैपेसिटिव मेमोरी तत्वों का उपयोग करते समय, लाखों कोशिकाओं को एक चिप पर रखना संभव है और मध्यम बिजली की खपत के साथ पर्याप्त उच्च गति की सबसे सस्ती सेमीकंडक्टर मेमोरी प्राप्त करना संभव है। इस वजह से, डायनेमिक रैम है बुनियादीस्मृति।

एक संधारित्र को स्मृति तत्व के रूप में उपयोग करने की संभावना पर। एक आदर्श संधारित्र एक दो-टर्मिनल नेटवर्क है, जिसका आवेश क्यूवोल्टेज का एक रैखिक कार्य है यू(चित्र 10.1, ए) यदि कुंजी के माध्यम से आदर्श संधारित्र C तक सेवावोल्टेज लागू करें यू EMF स्रोत (चित्र 10.1.6) से, फिर संधारित्र पर एक स्थिर आवेश दिखाई देगा क्यूवोल्ट-कूलम्ब विशेषता के अनुसार (चित्र 10.1, ए)।लगातार चार्ज के साथ (क्यू= स्थिरांक) परिपथ में कोई धारा प्रवाहित नहीं होती है (/= एक्यू/एटी= 0), इसलिए कुंजी (चित्र 10.1, c) खोलने से संधारित्र C की स्थिति नहीं बदलेगी, अर्थात। संधारित्र पर अभी भी 0 = स्थिरांक और . रहेगा यू =स्थिरांक इसलिये, कैपेसिटर में चार्ज Qw वोल्टेज U को स्टोर करने की क्षमता होती है।

चावल। 10.1.एक आदर्श संधारित्र (ए) की वोल्ट-कूलम्ब विशेषता, बंद होने पर इसकी स्थिति (बी)और खुला (में) कुंजी को,एक रोकनेवाला के माध्यम से एक संधारित्र सी के निर्वहन के लिए सर्किट आर (आर)

वास्तविक कैपेसिटर में नुकसान होता है, इसके अलावा, लिखने और पढ़ने के तरीके को लागू करने के लिए, बाहरी सर्किट कैपेसिटर से जुड़े होते हैं, जिनमें नुकसान भी होता है। हानियों को सक्रिय प्रतिरोध द्वारा प्रतिरूपित किया जाता है आरसंधारित्र C (चित्र 10.1, d) के साथ समानांतर में जुड़ा हुआ है। इन शर्तों के तहत, जब चाबी खोली जाती है सेवाअंजीर में सर्किट में। 10.1.5 रोकनेवाला के माध्यम से आरकरंट / प्रवाहित होना शुरू हो जाएगा (चित्र 10.1, डी) और संधारित्र में जमा हो जाएगा साथ मेंविद्युत क्षेत्र की ऊर्जा प्रतिरोधक द्वारा जारी तापीय ऊर्जा में परिवर्तित हो जाएगी आर।डिस्चार्ज प्रक्रिया के दौरान, कैपेसिटर अपना चार्ज खो देता है, और इसके ध्रुवों पर वोल्टेज कम हो जाता है। इसलिए, जैसा कि ऊपर उल्लेख किया गया है, मेमोरी तत्वों के रूप में कैपेसिटर के उपयोग के लिए आवधिक बहाली की आवश्यकता होती है (पुनरुत्थान)वोल्टेज।

एक कैपेसिटिव मेमोरी तत्व के कार्यान्वयन पर। कैपेसिटिव मेमोरी तत्वों के निर्माण का आधार एमओएस ट्रांजिस्टर हैं। वर्तमान में, एकल-ट्रांजिस्टर संरचनाओं का व्यापक रूप से उपयोग किया जाता है, जो कि कैपेसिटिव मेमोरी तत्व के अलावा, इसे बिट बस से जोड़ने का एक साधन है। एकल-ट्रांजिस्टर स्मृति तत्व की संरचना अंजीर में दिखाई गई है। 10.2a और एक n-MOS ट्रांजिस्टर है जिसमें पॉलीसिलिकॉन से बने ड्रेन का कोई बाहरी आउटपुट नहीं होता है। ट्रांजिस्टर की नाली संधारित्र की एक प्लेट बनाती है, सब्सट्रेट दूसरी बनाता है। प्लेटों के बीच ढांकता हुआ सिलिकॉन ऑक्साइड की एक पतली परत है। सी ओ 2. संरचना स्रोत - गेट - नाली एक ट्रांजिस्टर स्विच का कार्य करता है। स्मृति तत्व की योजना अंजीर में दिखाई गई है। 10.2.6.

एक एकल-ट्रांजिस्टर कैपेसिटिव मेमोरी तत्व एक स्थिर रैम मेमोरी तत्व की तुलना में सरल है जिसमें 6 ट्रांजिस्टर होते हैं (चित्र 10.2, ए) इस तथ्य के कारण कि अधिक मेमोरी तत्वों को एक चिप पर रखा जा सकता है, गतिशील रैम में उनके स्थिर समकक्षों की तुलना में काफी बड़ी मेमोरी क्षमता होती है।

चावल। 10.2संरचना स्मृति तत्वगतिशील टक्कर मारना(ए)और इसके समकक्ष सर्किट (बी)

डायनामिक रैम में मेमोरी एलिमेंट का संचालन। मेमोरी में कैपेसिटिव मेमोरी तत्वों का उपयोग ड्राइव की संरचना को प्रभावित करता है। मेमोरी तत्वों के अलावा, ड्राइव में अतिरिक्त नोड्स और घटक होते हैं जो इसके सामान्य कामकाज के लिए आवश्यक शर्तें प्रदान करते हैं। गतिशील रैम में स्मृति तत्व के संचालन के सिद्धांतों पर विचार करने के लिए, हम अंजीर में दिखाए गए आरेख का उपयोग करेंगे। 10.3, ए।मेमोरी तत्वों की ट्रांजिस्टर कुंजियों के द्वार एड्रेस बसों (पंक्तियों), स्रोतों - बिट बसों (कॉलम) से जुड़े होते हैं।

पता बस में वोल्टेज की अनुपस्थिति में, ट्रांजिस्टर केन्द्र शासित प्रदेशों 1 लॉक है और मेमोरी एलिमेंट के कैपेसिटर Cep को बिट बस से डिस्कनेक्ट कर दिया गया है। मेमोरी एलिमेंट स्टोरेज मोड में काम करता है।

जब वोल्टेज पता बस पर लागू होता है और, परिणामस्वरूप, ट्रांजिस्टर स्विच के द्वार पर वीटी 1 मेमोरी एलिमेंट बिट बस से जुड़ा है। रीड/राइट सिग्नल के मूल्य के आधार पर, यह संभव है दोकैपेसिटिव मेमोरी एलिमेंट के संचालन का तरीका।

रिकॉर्डिंग मोड में ट्रांजिस्टर स्विच के फाटकों पर लागू नियंत्रण संकेतों का उपयोग करते हुए वीटी 3 या वीटी 4, एक तार्किक शून्य या एक को क्रमशः स्मृति तत्व में लिखा जा सकता है। इस मामले में, तार्किक शून्य संधारित्र सितंबर पर वोल्टेज के शून्य मान से मेल खाता है, तार्किक इकाई बराबर वोल्टेज से मेल खाती है इ।

चावल। 10.3.

रीड मोड में, बिट बस की बड़ी लंबाई और उससे जुड़े विभिन्न तत्वों की बड़ी संख्या के कारण, बस की क्षमता CY होती है जो मेमोरी एलिमेंट की क्षमता Cep से कई गुना अधिक होती है। एक बिट बस से जानकारी पढ़ने के लिए जब एक कैपेसिटिव मेमोरी तत्व इससे जुड़ा होता है, तो बस में वोल्टेज का सटीक मान होना आवश्यक है। इसलिए, पढ़ने से पहले, बिट बस पर एक निश्चित वोल्टेज लगाया जाता है, जो बिजली स्रोत के वोल्टेज के बराबर होता है इया इ/ 2, क्षमता सु रिचार्ज करने के लिए। उसके बाद, मेमोरी तत्व बिट बस से जुड़ा होता है।

विश्लेषण से पता चलता है कि:

• स्मृति तत्व पर पढ़ते समय, वोल्टेज परिवर्तन होता है ± पीई / 2, जहां आर= सितंबर/गिनती एक विनाशकारी प्रक्रिया है और इसके लिए मूल जानकारी की बहाली की आवश्यकता होती है;
• वोल्टेजरीड मोड में बिट लाइन पर कुछ हद तक बदल जाता है, जिससे मेमोरी एलिमेंट में संग्रहीत डेटा को सटीक रूप से कैप्चर करना मुश्किल हो जाता है।

इन कमियों को दूर करने के लिए निम्नलिखित उपाय किए जाते हैं:

• स्मृति तत्व के प्रभार को बहाल करने के लिए, दर्ज करें उत्थान चक्र;
• क्षमता में वृद्धिएसईपी स्मृति तत्व, उदाहरण के लिए, एक उच्च ढांकता हुआ स्थिरांक के साथ एक ढांकता हुआ का उपयोग करके;
• समाई कम करें C y बिट बस को दो कुशनों में विभाजित करके मुश्किल से मोड़ा जाता है;
• पढ़ने के लिए सकारात्मक प्रतिक्रिया के साथ अत्यधिक संवेदनशील अंतर एम्पलीफायरों का उपयोग करें - एम्पलीफायरों - पुनर्योजी।

वर्तमान में उपयोग किए जाने वाले अधिकांश प्रकार के RAM चिप्स बाहरी शक्ति स्रोत के बिना डेटा संग्रहीत करने में सक्षम नहीं हैं, अर्थात। अस्थिर (अस्थिर स्मृति) हैं। ऐसे उपकरणों का व्यापक वितरण गैर-वाष्पशील प्रकार की रैम (गैर-वाष्पशील मेमोरी) की तुलना में उनके कई लाभों के कारण है: बड़ी क्षमता, कम बिजली की खपत, उच्च प्रदर्शन और सूचना की एक इकाई को संग्रहीत करने की कम लागत।

वोलेटाइल रैम को दो मुख्य उपसमूहों में विभाजित किया जा सकता है: डायनेमिक मेमोरी (DRAM - डायनामिक रैंडम एक्सेस मेमोरी) और स्टैटिक मेमोरी (SRAM - स्टेटिक रैंडम एक्सेस मेमोरी)।

स्थिर और गतिशील RAM

पर स्थिर रैमभंडारण तत्व दर्ज की गई जानकारी को अनिश्चित काल तक (आपूर्ति वोल्टेज की उपस्थिति में) संग्रहीत कर सकता है। स्मृति तत्व गतिशील RAM केवल काफी कम समय के लिए जानकारी संग्रहीत करने में सक्षम है, जिसके बाद जानकारी को फिर से बहाल करना होगा, अन्यथा यह खो जाएगी। गतिशील यादें, स्थिर स्मृतियों की तरह, अस्थिर होती हैं।

स्टैटिक रैम में स्टोरेज एलिमेंट की भूमिका एक ट्रिगर द्वारा निभाई जाती है। ऐसा फ्लिप-फ्लॉप एक बिस्टेबल सर्किट होता है, जिसमें आमतौर पर चार या छह ट्रांजिस्टर होते हैं (चित्र 5.7)। चार-ट्रांजिस्टर सर्किट अधिक समाई और इसलिए कम लागत प्रदान करता है, लेकिन इस तरह के सर्किट में एक बड़ा रिसाव होता है जब सूचना को बस संग्रहीत किया जाता है। इसके अलावा, एक चार-ट्रांजिस्टर ट्रिगर बाहरी विकिरण स्रोतों के प्रति अधिक संवेदनशील होता है, जिससे सूचना हानि हो सकती है। दो अतिरिक्त ट्रांजिस्टर की उपस्थिति कुछ हद तक चार-ट्रांजिस्टर सर्किट की उल्लिखित कमियों की भरपाई करना संभव बनाती है, लेकिन, सबसे महत्वपूर्ण बात, मेमोरी की गति को बढ़ाना।

चावल। 5.7.एसआरएएम भंडारण तत्व

गतिशील स्मृति का भंडारण तत्व बहुत आसान है। इसमें एक संधारित्र और एक अवरोधक ट्रांजिस्टर होता है (चित्र 5.8)।

चावल। 5.8. DRAM स्टोरेज एलिमेंट

संधारित्र में आवेश की उपस्थिति या अनुपस्थिति की व्याख्या क्रमशः 1 या 0 के रूप में की जाती है। योजना की सादगी ईजी के प्लेसमेंट के उच्च घनत्व को प्राप्त करना संभव बनाती है और परिणामस्वरूप, लागत को कम करती है। इस तकनीक का मुख्य नुकसान यह है कि संधारित्र पर जमा हुआ चार्ज समय के साथ खो जाता है। कई टेराओम्स (10 12 ओम) के विद्युत प्रतिरोध के साथ एक अच्छा ढांकता हुआ के साथ भी प्राथमिक जीई कैपेसिटर के निर्माण में उपयोग किया जाता है, चार्ज काफी जल्दी खो जाता है। ऐसे संधारित्र के आयाम सूक्ष्म होते हैं, और समाई 1SG 15 F के क्रम की होती है। इस तरह की समाई के साथ, एक संधारित्र पर केवल लगभग 40,000 इलेक्ट्रॉन जमा होते हैं। डायनेमिक मेमोरी के GE का औसत चार्ज लीकेज समय सैकड़ों या दसियों मिलीसेकंड है, इसलिए इस अवधि के भीतर चार्ज को बहाल किया जाना चाहिए, अन्यथा संग्रहीत जानकारी खो जाएगी। आवधिक शुल्क वसूली पुनर्जनन कहा जाता हैऔर हर 2-8 एमएस में किया जाता है,

विभिन्न प्रकार की गतिशील मेमोरी आईसी में, पुनर्जनन के तीन मुख्य तरीकों का उपयोग किया गया है:

वन आरएएस सिग्नल (आरओआर - आरएएस ओनली रिफ्रेश);

आरएएस सिग्नल से पहले सीएएस सिग्नल (सीबीआर - आरएएस से पहले सीएएस);

स्वचालित पुनर्जनन (एसआर - सेल्फ रिफ्रेश)।

पहले डीआरएएम चिप्स में एक आरएएस द्वारा पुनर्जनन का उपयोग किया गया था। पता बस को आरएएस सिग्नल के साथ पुनर्जीवित स्ट्रिंग का पता दिया जाता है। इस मामले में, कोशिकाओं की एक पंक्ति का चयन किया जाता है और वहां संग्रहीत डेटा को माइक्रोक्रिकिट के आंतरिक सर्किट में खिलाया जाता है, जिसके बाद इसे वापस लिखा जाता है। चूंकि सीएएस संकेत प्रकट नहीं होता है, पढ़ने/लिखने का चक्र प्रारंभ नहीं होता है। अगली बार पता बस को अगली पंक्ति का पता दिया जाता है, और इसी तरह, जब तक कि सभी कोशिकाओं को बहाल नहीं किया जाता है, जिसके बाद चक्र दोहराता है। विधि के नुकसान में पुनर्जनन के समय पता बस की व्यस्तता शामिल है, जब अन्य वीएम उपकरणों तक पहुंच अवरुद्ध हो जाती है।

सीबीआर पद्धति की ख़ासियत यह है कि यदि सामान्य पढ़ने / लिखने के चक्र में आरएएस सिग्नल हमेशा सीएएस सिग्नल से पहले होता है, तो जब सीएएस सिग्नल दिखाई देता है, तो पहले एक विशेष पुनर्जनन चक्र शुरू होता है। इस मामले में, लाइन पता प्रेषित नहीं होता है, और माइक्रोक्रिकिट अपने स्वयं के आंतरिक काउंटर का उपयोग करता है, जिसकी सामग्री प्रत्येक अगले सीबीआर चक्र के साथ एक-एक करके बढ़ाई जाती है। मोड आपको पता बस पर कब्जा किए बिना स्मृति को पुन: उत्पन्न करने की अनुमति देता है, यानी यह अधिक कुशल है।

जब सिस्टम "स्लीप" मोड में चला जाता है और क्लॉक जनरेटर काम करना बंद कर देता है, तो स्वचालित मेमोरी रीजनरेशन बिजली की बचत से संबंधित होता है। बाहरी आरएएस और सीएएस संकेतों की अनुपस्थिति में, आरओआर या सीबीआर विधियों का उपयोग करके मेमोरी सामग्री को अपडेट करना असंभव है, और माइक्रोक्रिकिट अपने स्वयं के जनरेटर को शुरू करते हुए, अपने आप ही पुनर्जनन करता है, जो आंतरिक पुनर्जनन सर्किट को देखता है।

स्थिर और गतिशील मेमोरी का दायरा गति और लागत से निर्धारित होता है। SRAM का मुख्य लाभ इसकी उच्च गति (DRAM की तुलना में अधिक परिमाण के क्रम के बारे में) है। फास्ट सिंक्रोनस SRAM एक प्रोसेसर क्लॉक पल्स के समय के बराबर सूचना एक्सेस समय के साथ काम कर सकता है। हालांकि, चिप्स की कम क्षमता और उच्च लागत के कारण, स्थिर मेमोरी का उपयोग आमतौर पर पहले (L1), दूसरे (L2), या तीसरे (L3) स्तरों की अपेक्षाकृत छोटी कैश मेमोरी तक सीमित होता है। साथ ही, सबसे तेज़ गतिशील मेमोरी चिप्स को अभी भी पैकेट के पहले बाइट को पढ़ने के लिए पांच से दस प्रोसेसर चक्रों की आवश्यकता होती है, जो पूरे वीएम को धीमा कर देता है। फिर भी, जीई की उच्च पैकिंग घनत्व और कम लागत के कारण, यह डीआरएएम है जिसका उपयोग वीएम की मुख्य मेमोरी के निर्माण में किया जाता है।

यादृच्छिक अभिगम स्मृति

डबल स्पीड मोड

बैच मोड

बर्स्ट मोड - एक मोड जिसमें एक विशिष्ट के लिए एक अनुरोध

पता स्मृति न केवल इस पते पर संग्रहीत डेटा का एक पैकेट लौटाती है,

लेकिन बाद के कई पतों पर भी।

आधुनिक VMs के मेमोरी सेल की क्षमता आमतौर पर एक बाइट के बराबर होती है, जबकि

जबकि डेटा बस आमतौर पर चार बाइट चौड़ी होती है। अनुसरण-

इसलिए, एक मेमोरी एक्सेस के लिए चार आसन्न के अनुक्रमिक पहुंच की आवश्यकता होती है

एनवाई सेल - package1. इस परिस्थिति को देखते हुए, मेमोरी IC अक्सर उपयोग करते हैं

पृष्ठ मोड का एक संशोधन है, जिसे समूह या बैच कहा जाता है

तरीका। जब इसे लागू किया जाता है, तो कॉलम का पता केवल पहले सेल के लिए IC में दर्ज किया जाता है -

ki पैकेज, और अगले कॉलम में संक्रमण पहले से ही चिप के अंदर किया गया है।

यह प्रत्येक पैकेज को चार सम्मिलन कार्यों में से तीन को बाहर करने की अनुमति देता है।

IC एड्रेस कॉलम में और इस तरह औसत एक्सेस टाइम को और कम कर देता है।

मेमोरी चिप प्रौद्योगिकी के आगे विकास में एक महत्वपूर्ण कदम था

DDR (डबल डेटा रेट) - डबल डेटा ट्रांसफर दर। सार

विधि सिंक्रनाइज़ेशन पल्स के दोनों मोर्चों पर डेटा स्थानांतरित करना है

अवधि में, अर्थात् दो बार। इस प्रकार, थ्रूपुट बढ़ जाता है

एक ही दो बार में वात्स्या।

उन उल्लेखों के अलावा, गति बढ़ाने के अन्य तरीकों का भी उपयोग किया जाता है।

मेमोरी आईसी की क्रियाएं, जैसे कि एक सहायक को शामिल करना

कैश मेमोरी और स्वतंत्र डेटा पथ, एक की अनुमति देता है

वर्तमान में उपयोग किए जाने वाले अधिकांश प्रकार के परिचालन चिप्स

मेमोरी बाहरी शक्ति स्रोत के बिना डेटा संग्रहीत करने में असमर्थ है, अर्थात।

अस्थिर (अस्थिर स्मृति) हैं। इस तरह के व्यापक उपयोग

डिवाइस गैर-वाष्पशील की तुलना में उनके कई लाभों से जुड़े हैं

रैम के प्रकार (गैर-वाष्पशील मेमोरी): बड़ी क्षमता, कम बिजली की खपत

आयन, उच्च प्रदर्शन और एक इकाई के भंडारण की कम लागत

जानकारी के ढेर।

वाष्पशील RAM को दो मुख्य उपसमूहों में विभाजित किया जा सकता है: di-

डायनेमिक मेमोरी (DRAM - डायनेमिक रैंडम, एक्सेस मेमोरी) और स्टैटिक

मेमोरी (SRAM - स्टेटिक रैंडम एक्सेस मेमोरी)।

पर स्थिर रैमभंडारण तत्व दर्ज की गई जानकारी को संग्रहीत कर सकता है

अनिश्चित काल तक संचालन (आपूर्ति वोल्टेज की उपस्थिति में)। मुझे याद

मुख्य तत्व गतिशील रैमकेवल के लिए जानकारी संग्रहीत करने में सक्षम

काफी कम समय, जिसके बाद जानकारी की आवश्यकता होती है

फिर से पुनर्स्थापित करें, अन्यथा यह खो जाएगा। गतिशील स्मृति, साथ ही स्थिर

कैल, अस्थिर।

स्टैटिक रैम में स्टोरेज एलिमेंट की भूमिका एक ट्रिगर द्वारा निभाई जाती है। ऐसा

फ्लिप-फ्लॉप एक दो-राज्य सर्किट है, आमतौर पर

चार या छह ट्रांजिस्टर से मिलकर (चित्र। 5.7)। चार ट्रांजिस्टर के साथ सर्किट

स्टोरामी माइक्रोक्रिकिट की एक बड़ी क्षमता प्रदान करता है, और परिणामस्वरूप, एक छोटा

लागत, हालांकि, इस तरह के सर्किट में एक बड़ा रिसाव चालू होता है, जब जानकारी सरल होती है

संग्रहीत। इसके अलावा, एक चार-ट्रांजिस्टर ट्रिगर अधिक संवेदनशील होता है

विकिरण के बाहरी स्रोतों के संपर्क में आने से, जिससे नुकसान हो सकता है-

संरचनाएं दो अतिरिक्त ट्रांजिस्टर की उपस्थिति कुछ हद तक अनुमति देती है

ऊपर वर्णित चार-ट्रांजिस्टर सर्किट की कमियों की भरपाई करें, लेकिन, सबसे महत्वपूर्ण बात,

नोए - याददाश्त की गति बढ़ाने के लिए।

गतिशील स्मृति का भंडारण तत्व बहुत आसान है। इसमें शामिल है

यह एक संधारित्र और एक अवरुद्ध ट्रांजिस्टर (चित्र। 5.8) से है।

संधारित्र में आवेश की उपस्थिति या अनुपस्थिति की व्याख्या 1 या O . के रूप में की जाती है

क्रमश। सर्किट की सादगी आपको आवास की उच्च घनत्व प्राप्त करने की अनुमति देती है

और, परिणामस्वरूप, लागत कम करें। इस तकनीक का मुख्य नुकसान

इस तथ्य के कारण कि संधारित्र पर संचित आवेश समय के साथ नष्ट हो जाता है। और भी

कई टेराओम्स के विद्युत प्रतिरोध के साथ एक अच्छा ढांकता हुआ के साथ

(1012 ओम) प्राथमिक कैपेसिटर ZE के निर्माण में उपयोग किया जाता है, के लिए-

पंक्ति काफी जल्दी खो जाती है। ऐसे संधारित्र के आयाम सूक्ष्म होते हैं

की, और समाई 10-15 एफ के क्रम की है। एक संधारित्र पर ऐसी समाई के साथ

केवल लगभग 40,000 इलेक्ट्रॉन जमा होते हैं। औसत चार्ज रिसाव समय

गतिशील स्मृति सैकड़ों या दसियों मिलीसेकंड की होती है, इसलिए

चार्ज को एक निश्चित समयावधि के भीतर बहाल किया जाना चाहिए, अन्यथा

संग्रहीत जानकारी खो जाएगी। आवधिक शुल्क वसूली

बुलाया पुनर्जननऔर हर 2-8 एमएस में किया जाता है।

विभिन्न प्रकार की गतिशील मेमोरी आईसी में, तीन मुख्य

पुनर्जनन के तरीके:

वन आरएएस सिग्नल (आरओआर - आरएएस ओनली रिफ्रेश);

आरएएस सिग्नल से पहले सीएएस सिग्नल (सीबीआर - आरएएस से पहले सीएएस);

स्वचालित पुनर्जनन (एसआर - सेल्फ रिफ्रेश)।

पहले डीआरएएम चिप्स में एक आरएएस द्वारा पुनर्जनन का उपयोग किया गया था।

विद्युत क्षरण के साथ ROM

यूवी इरेज़र के साथ ROM

यूवी-इरेज़ेबल रोम वर्तमान में माइक्रोप्रोसेसर सिस्टम में सबसे व्यापक रूप से उपयोग किए जाते हैं। ऐसे रोम के एलएसआई में, संग्रहीत जानकारी के प्रत्येक बिट को संबंधित फ्लोटिंग गेट एमओएसएफईटी की स्थिति द्वारा दर्शाया जाता है (इसमें कनेक्शन के लिए बाहरी आउटपुट नहीं होता है)। "1" प्रोग्राम किए जाने पर ट्रांजिस्टर के द्वार हिमस्खलन इंजेक्शन द्वारा चार्ज किए जाते हैं, अर्थात। 18 - 26 वी के वोल्टेज के साथ एक इलेक्ट्रिक पल्स की कार्रवाई के तहत गेट के आस-पास इन्सुलेट परत का उलटा टूटना। इन्सुलेटिंग परत की उच्च गुणवत्ता के कारण गेट में जमा चार्ज बहुत लंबे समय तक संग्रहीत किया जा सकता है। इसलिए, उदाहरण के लिए, K573 श्रृंखला के PROM के लिए, सूचना को राज्य में कम से कम 15 - 25 हजार घंटे और ऑफ स्टेट में 100 हजार घंटे (10 वर्ष से अधिक) तक संग्रहीत करने की गारंटी है।

वे विद्युत संकेतों का उपयोग करके सूचना को रिकॉर्ड करने और मिटाने (या पुनर्लेखन) दोनों की अनुमति देते हैं। ऐसे PROMs के निर्माण के लिए, हिमस्खलन चार्ज इंजेक्शन वाली संरचनाओं का उपयोग किया जाता है, उन संरचनाओं के समान, जिन पर UV इरेज़र वाले PROM बनाए जाते हैं, लेकिन फ्लोटिंग गेट्स के ऊपर अतिरिक्त नियंत्रण गेट्स होते हैं। कंट्रोल गेट पर वोल्टेज लगाने से इंसुलेटिंग लेयर के माध्यम से कैरियर्स की टनलिंग और सूचना के क्षरण के कारण चार्ज का अपव्यय होता है। इस तकनीक का उपयोग K573PP2 microcircuits के निर्माण के लिए किया जाता है।

विद्युत क्षरण के साथ PROM के लाभ: सूचना पुनर्लेखन की उच्च गति और पुनर्लेखन चक्रों की एक महत्वपूर्ण स्वीकार्य संख्या - कम से कम 10,000।

15.2.1 स्टेटिक रैम

प्रोग्राम के अनुसार गणना की प्रक्रिया में परिवर्तन करने वाली सूचनाओं को संग्रहीत करने के लिए कंप्यूटर में भंडारण उपकरणों (मेमोरी) के माने गए प्रकारों का उपयोग किया जाता है, और कहा जाता है आपरेशनल(टक्कर मारना)। बिजली बंद होने पर उनमें दर्ज जानकारी नष्ट हो जाती है।

मेमोरी का मुख्य भाग ड्राइव है, जिसमें ट्रिगर होते हैं

चित्र 4.6 - मेमोरी मैट्रिक्स

टू-कोऑर्डिनेट मेमोरी ड्राइव में कई मैट्रिसेस होते हैं (चित्र 4.6), जिसकी संख्या शब्द के लिखे जाने वाले बिट्स की संख्या से निर्धारित होती है। एक मैट्रिक्स के मेमोरी एलिमेंट्स (एसई) एड्रेस बसों के चौराहे पर स्थित होते हैं एक्सपंक्तियों और वाई कॉलम में सभी तत्वों के लिए एक बिट बस आम है। एक मैट्रिक्स के एसई में, सभी शब्दों के समान-नाम बिट्स दर्ज किए जाते हैं, और प्रत्येक शब्द मेमोरी सेल बनाने वाले सभी मैट्रिक्स के एसई i के समान रूप से स्थित भंडारण तत्वों में लिखा जाता है। इस प्रकार, दो-समन्वित चार-मैट्रिक्स मेमोरी में, जिनमें से प्रत्येक में 16 मेमोरी तत्व होते हैं (चित्र 4), 16 चार-बिट शब्द लिखना संभव है।

उनमें, भंडारण तत्व में केवल एक ट्रांजिस्टर होता है। (चित्र.15-5)

चित्र 4.7 - गतिशील RAM तत्व

इस तरह के एक तत्व में जानकारी एक भंडारण संधारित्र पर एक चार्ज के रूप में संग्रहीत की जाती है, जिसकी प्लेटें MOSFET और सब्सट्रेट के नाली क्षेत्र हैं। सूचना की रिकॉर्डिंग और रीडिंग गेट ट्रांजिस्टर को खोलकर और इस तरह नाममात्र समाई को पुनर्योजी एम्पलीफायर सर्किट से जोड़कर की जाती है। उत्तरार्द्ध, संक्षेप में, एक ट्रिगर तत्व है, जो प्रारंभिक तैयारी पर निर्भर करता है याकैपेसिटिव स्टोरेज सेल से जानकारी प्राप्त करता है (पढ़ता है), 0 या 1 की स्थिति में सेट करते समय, या, इसके विपरीत, रिकॉर्डिंग मोड में, सेल को उचित तरीके से चार्ज करता है, जिसे पहले 0 या 1 पर सेट किया गया था।

पर रीड मोड में, एम्पलीफायर का ट्रिगर - पुनर्योजी शुरू में एक विशेष नियंत्रण संकेत द्वारा एक अस्थिर संतुलन स्थिति में सेट किया जाता है, जिससे, जब एक भंडारण समाई इससे जुड़ा होता है

यह 0 या I पर स्विच हो जाता है। साथ ही, शुरुआत में यह चार्ज के हिस्से का उपभोग करता है, और फिर, स्थिर स्थिति में सेट होने पर, इसे सेल में वापस कर देता है, इस प्रकार इसकी स्थिति को पुन: उत्पन्न करता है। सूचना भंडारण मोड में, प्राकृतिक चार्ज लीक की भरपाई के लिए समय-समय पर पुन: उत्पन्न करना आवश्यक है। प्रत्येक कोशिका के लिए अधिकतम पुनर्जनन चक्र अवधि आमतौर पर 1 - 2 एमएस होती है।

डायनेमिक रैंडम एक्सेस मेमोरी (RAM)

स्थिर रैंडम एक्सेस मेमोरी डिवाइस रिकॉर्ड की गई जानकारी के भंडारण की अनुमति देते हैं जब तक कि माइक्रोक्रिकिट को बिजली की आपूर्ति की जाती है। हालांकि, एक स्थिर रैम की स्टोरेज सेल अपेक्षाकृत बड़े क्षेत्र में रहती है, इसलिए एक कैपेसिटर का उपयोग बड़ी क्षमता वाली रैम के लिए स्टोरेज सेल के रूप में किया जाता है। इस कैपेसिटेंस पर चार्ज समय के साथ स्वाभाविक रूप से कम हो जाता है, इसलिए इसे लगभग 10 एमएस की अवधि के साथ रिचार्ज किया जाना चाहिए। इस अवधि को पुनर्जनन अवधि कहा जाता है। मेमोरी सेल को पढ़ने पर कैपेसिटेंस को रिचार्ज किया जाता है, इसलिए जानकारी को पुन: उत्पन्न करने के लिए, यह केवल पुनर्जीवित मेमोरी सेल को पढ़ने के लिए पर्याप्त है।

डायनेमिक रैम मेमोरी एलिमेंट की योजना और उसका डिज़ाइन चित्र 1 में दिखाया गया है।

गतिशील रैम और उसके डिजाइन के भंडारण तत्व की योजना।

कैपेसिटेंस के चार्ज को पढ़ते समय, यह ध्यान में रखा जाना चाहिए कि रीडआउट लाइन की कैपेसिटेंस स्टोरेज सेल की कैपेसिटेंस से काफी अधिक है। पुनर्जनन के बिना भंडारण सेल से जानकारी पढ़ने पर रीडिंग लाइन पर वोल्टेज परिवर्तन के रेखांकन चित्र 2 में दिखाए गए हैं।

चित्रा 2. स्टोरेज सेल से जानकारी पढ़ते समय रीडिंग लाइन पर वोल्टेज परिवर्तन के ग्राफ।

प्रारंभ में, microcircuit की आधी बिजली आपूर्ति राइट / रीड लाइन पर मौजूद होती है। प्रारंभिक वोल्टेज को पुन: उत्पन्न करने के लिए, सर्किट दो पढ़ने/लिखने वाली लाइनों के बीच जुड़े आरएस फ्लिप-फ्लॉप का उपयोग करता है। इस तरह के समावेशन की योजना चित्र 3 में दिखाई गई है।

चित्रा 3. पुनर्योजी झरना की योजना।

भंडारण मैट्रिक्स की पंक्ति में एक मेमोरी सेल को पढ़ते समय पुनर्जनन समय को कम करने के लिए, पूरी पंक्ति को पुन: उत्पन्न किया जाता है।

डायनेमिक रैम की एक विशेषता एड्रेस बस का मल्टीप्लेक्सिंग है। पंक्ति का पता और स्तंभ का पता बारी-बारी से पास किया जाता है। पंक्ति पता RAS# (पंक्ति पता स्ट्रोब) स्ट्रोब सिग्नल के साथ सिंक्रनाइज़ किया जाता है, और स्तंभ पता CAS# (कॉलम पता स्ट्रोब) के साथ सिंक्रनाइज़ किया जाता है। एड्रेस मल्टीप्लेक्सिंग आपको रैम चिप्स के पैरों की संख्या को कम करने की अनुमति देता है। डायनेमिक रैम चिप की एक छवि चित्र 4 में दिखाई गई है, और डायनेमिक रैम तक पहुँचने के लिए समय आरेख चित्र 5 में दिखाए गए हैं।

चित्र 4. घूंट का योजनाबद्ध प्रतिनिधित्व।

चित्र 5. डायनामिक रैम एक्सेस टाइमिंग आरेख

चित्र में दिखाए गए टाइमिंग डायग्राम से पता चलता है कि मेमोरी सेल को एक्सेस करते समय, रैम मेमोरी सेल को एक्सेस करने के लिए कोड एड्रेस बस पर दो बार सेट किया जाता है। आमतौर पर, पड़ोसी मेमोरी सेल में पड़े डेटा तक पहुंच बनाई जाती है, इसलिए हर बार पढ़ते समय लाइन के पते को स्थानांतरित करना आवश्यक नहीं है। डायनेमिक रैम एक्सेस करने के इस तरीके को FPM (फास्ट पेज मोड) कहा जाता है। पढ़े जाने वाले डेटा ब्लॉक की लंबाई चार शब्द है। ऐसे मेमोरी एक्सेस मोड के समय का अनुमान लगाने के लिए, समय को प्रोसेसर सिस्टम बस साइकिल में मापा जाता है। सामान्य मेमोरी एक्सेस मोड में, एक्सेस समय सभी शब्दों के लिए समान होता है। इसलिए, डायनामिक मेमोरी एक्सेस चक्र को 5-5-5-5 के रूप में लिखा जा सकता है।

फास्ट पेजिंग मोड में, डायनामिक मेमोरी एक्सेस चक्र को 5-3-3-3 के रूप में लिखा जा सकता है, यानी कुल मेमोरी एक्सेस समय लगभग डेढ़ गुना कम हो जाता है। FPM समय आरेख चित्र 6 में दिखाया गया है।

चित्रा 6. एफपीएम मोड में गतिशील रैम तक पहुंचने के लिए समय आरेख।

RAM की गति बढ़ाने का दूसरा तरीका EDO (Extended Data Out: RAM with Extended data output) का उपयोग करना है। ईडीओ एम्पलीफायरों में, सीएएस # स्ट्रोब के अंत में पुनर्योजी रीसेट नहीं होते हैं, इसलिए डेटा पढ़ना तेज होता है। ईडीओ रैम के लिए, गतिशील मेमोरी एक्सेस चक्र को 5-2-2-2 के रूप में लिखा जा सकता है।

डायनेमिक रैम सर्किट के विकास में अगला कदम रैम के हिस्से के रूप में कॉलम काउंटर का उपयोग था। यही है, जब सेल का पता मैट्रिक्स के अगले कॉलम में जाता है, तो कॉलम का पता अपने आप बढ़ जाता है। इस RAM को BEDO (पैकेट एक्सेस रैम) कहा जाता है।

सिंक्रोनस रैम (SDRAM) में, सिग्नल पाइपलाइन प्रोसेसिंग के उपयोग के माध्यम से प्रदर्शन में वृद्धि प्राप्त की जाती है। जैसा कि आप जानते हैं, एक पाइपलाइन का उपयोग करते समय, आप अलग-अलग कार्यों को अलग कर सकते हैं जैसे पंक्तियों को लाना, कॉलम लाना, मेमोरी सेल पढ़ना और इन कार्यों को एक साथ करना। इस मामले में, जबकि पहले पढ़ा गया डेटा आउटपुट में प्रेषित किया जा रहा है, कॉलम को वर्तमान मेमोरी सेल के लिए डिक्रिप्ट किया गया है और अगले मेमोरी सेल के लिए पंक्ति को डिक्रिप्ट किया गया है। इस प्रक्रिया को निम्न आकृति में दिखाया गया है:

चित्रा 7. डेटा पाइपलाइन प्रसंस्करण का संरचनात्मक आरेख।