Dinamični pomnilnik z naključnim dostopom (RAM). Vrste čipov dinamičnega RAM-a Dinamični RAM

Oven- To je območje pomnilnika, s katerim procesor intenzivno sodeluje, medtem ko računalnik deluje. V njej (po nalaganju) so shranjeni aktiven programi in podatki, uporabljeni med eno samo računalniško sejo. Pred izklopom računalnika ali pred pritiskom na gumb za ponastavitev (Reset) je treba rezultate dela (prejete podatke) shraniti v trajno napravo za shranjevanje (na primer na trdi disk).

To poglavje je posvečeno strukturno-funkcionalni in logični organizaciji RAM-a. Obravnava načela konstrukcije, delovanja in glavne značilnosti RAM-a; struktura RAM-a, njegova razčlenitev na področja in namen teh območij; glavne vrste čipov RAM, modulov RAM itd.

Pomnilniški elementi

ime "dinamični RAM" zaradi pomnilniških elementov, ki so majhni kondenzatorji, ki lahko shranijo naboj, kot je prikazano spodaj. V realnih pogojih se kondenzator izprazni in je potrebno njegovo stalno občasno polnjenje. Zato je pomnilnik, ki temelji na kapacitivnih elementih, dinamičen pomnilnik, v katerem se bistveno razlikuje od statičnega pomnilnika, ki je implementiran na bistabilnih celicah, ki lahko shranijo informacije z vključenim napajanjem poljubno dolgo časa. Tako dinamično shranjevanje podatkov pomeni predvsem možnost večkratnega zapisovanja informacij v RAM, pa tudi potrebo po občasnem (približno vsakih 15 ms) posodabljanju ali prepisovanju podatkov.

Pri uporabi kapacitivnih pomnilniških elementov je mogoče na en sam čip postaviti na milijone celic in pridobiti najcenejši polprevodniški pomnilnik dovolj visoke hitrosti z zmerno porabo energije. Zaradi tega je dinamični RAM osnovni računalniški pomnilnik.

O možnosti uporabe kondenzatorja kot pomnilniškega elementa. Idealen kondenzator je dvopolno omrežje, katerega polnjenje Q je linearna funkcija napetosti U(slika 10.1, a). Če do idealnega kondenzatorja C skozi ključ Za uporabite napetost U iz vira EMF (slika 10.1.6), potem se bo na kondenzatorju pojavil konstanten naboj Q v skladu z volt-kulonovo karakteristiko (slika 10.1, a). S stalnim polnjenjem (Q= const) v tokokrogu ne teče tok (/= AQ/At= 0), zato odpiranje ključa (slika 10.1, c) ne bo spremenilo stanja kondenzatorja C, t.j. na kondenzatorju bo še vedno ostala 0 = const in U= konst. zato kondenzator ima možnost shranjevanja naboja Qw napetost U.

riž. 10.1. Volt-Coulomb značilnost idealnega kondenzatorja (a), njegovo stanje, ko je zaprt (b) in odprite (in) ključ DO, vezje za praznjenje kondenzatorja C skozi upor R (r)

Pravi kondenzatorji imajo izgube, poleg tega so za izvajanje načinov zapisovanja in branja na kondenzatorje povezana zunanja vezja, ki imajo tudi izgube. Izgube se modelirajo z aktivnim uporom R povezan vzporedno s kondenzatorjem C (slika 10.1, d). V teh pogojih, ko je ključ odprt Za v vezju na sl. 10.1.5 skozi upor R tok / bo začel teči (slika 10.1, d) in se nabral v kondenzatorju Z energija električnega polja se bo pretvorila v toplotno energijo, ki jo sprosti upor R. Med postopkom praznjenja kondenzator izgubi naboj in napetost na njegovih polih se zmanjša. Zato, kot je navedeno zgoraj, uporaba kondenzatorjev kot pomnilniških elementov zahteva občasno obnovo (regeneracija) Napetost.

O izvedbi kapacitivnega pomnilniškega elementa. Osnova za konstrukcijo kapacitivnih pomnilniških elementov so MOS tranzistorji. Trenutno se široko uporabljajo strukture z enim tranzistorjem, ki imajo poleg kapacitivnega pomnilniškega elementa sredstvo za njegovo povezavo z bitnim vodilom. Struktura pomnilniškega elementa z enim tranzistorjem je prikazana na sl. 10.2a in je n-MOS tranzistor, v katerem odtok, izdelan iz polisilicija, nima zunanjega izhoda. Odtok tranzistorja tvori eno ploščo kondenzatorja, substrat pa drugo. Dielektrik med ploščami je tanka plast silicijevega oksida. Si O 2. Strukturni vir - vrata - odtok opravlja funkcije tranzistorskega stikala. Shema pomnilniškega elementa je prikazana na sl. 10.2.6.

Kapacitivni pomnilniški element z enim tranzistorjem je enostavnejši od statičnega pomnilniškega elementa RAM, ki vsebuje 6 tranzistorjev (slika 10.2, a). Zaradi dejstva, da je na čip mogoče namestiti več pomnilniških elementov, ima dinamični RAM bistveno večjo pomnilniško zmogljivost kot njihovi statični kolegi.

riž. 10.2. Struktura pomnilniški element dinamično Oven(a) in njegovo ekvivalentno vezje (b)

Delovanje pomnilniškega elementa v dinamičnem RAM-u. Uporaba kapacitivnih pomnilniških elementov v pomnilniku vpliva na strukturo pogona. Poleg pomnilniških elementov pogon vsebuje dodatna vozlišča in komponente, ki zagotavljajo potrebne pogoje za njegovo normalno delovanje. Za razmislek o načelih delovanja pomnilniškega elementa v dinamičnem RAM-u bomo uporabili diagram, prikazan na sl. 10.3, a. Vrata tranzistorskih ključev pomnilniških elementov so povezana z naslovnimi vodili (vrstice), viri - z bitnimi vodili (stolpci).

V odsotnosti napetosti na naslovnem vodilu tranzistor UT 1 je zaklenjen in kondenzator Cep pomnilniškega elementa je odklopljen od bitnega vodila. Pomnilniški element deluje v načinu shranjevanja.

Ko se napetost nanese na naslovno vodilo in posledično na vrata tranzistorskega stikala VT 1 pomnilniški element je povezan z bitnim vodilom. Odvisno od vrednosti signala za branje/pisanje je možno dve način delovanja kapacitivnega pomnilniškega elementa.

V načinu snemanja z uporabo krmilnih signalov, ki se nanašajo na vrata tranzistorskih stikal VT 3 oz VT 4 se lahko v pomnilniški element zapiše logična ničla oziroma ena. V tem primeru logična ničla ustreza ničelni vrednosti napetosti na kondenzatorju Sep, logična enota ustreza napetosti, enaki E.

riž. 10.3.

V načinu branja ima vodilo zaradi velike dolžine bitnega vodila in velikega števila nanj povezanih različnih elementov kapaciteto CY, ki je večkrat večja od kapacitete Cep pomnilniškega elementa. Za branje informacij z bitnega vodila, ko je nanj priključen kapacitivni pomnilniški element, je potrebno imeti natančno vrednost napetosti na vodilu. Zato se pred branjem na bitno vodilo dovede fiksna napetost, enaka napetosti vira napajanja E oz E/ 2, za ponovno polnjenje zmogljivosti Su. Po tem je pomnilniški element povezan z bitnim vodilom.

Analiza kaže, da:

• pri branju na pomnilniški element pride do spremembe napetosti na ±pE/ 2, kje R= Sep/štetje je uničujoč proces in zahteva obnovitev prvotnih informacij;
• Napetost na bitni vrstici v načinu branja spreminja v majhni meri, kar otežuje natančno zajemanje podatkov, shranjenih v pomnilniku.

Za odpravo teh pomanjkljivosti se sprejmejo naslednji ukrepi:

• za obnovitev naboja pomnilniškega elementa vnesite cikli regeneracije;
• povečati zmogljivost pomnilniški element SEP, na primer z uporabo dielektrika z višjo dielektrično konstanto;
• zmanjšati kapacitivnost C y vodilo nastavkov se komaj zloži tako, da ga razdeli na dve blazini;
• za branje uporabite zelo občutljive diferencialne ojačevalnike s pozitivnimi povratnimi informacijami - ojačevalniki - regeneratorji.

Večina trenutno uporabljenih vrst čipov RAM ne more shranjevati podatkov brez zunanjega vira napajanja, t.j. so hlapni (hlapni pomnilnik). Široka razširjenost takšnih naprav je posledica številnih njihovih prednosti v primerjavi z nehlapnimi vrstami RAM-a (nehlapni pomnilnik): večja zmogljivost, nizka poraba energije, večja zmogljivost in nizki stroški shranjevanja enote informacij.

Hlapni RAM lahko razdelimo v dve glavni podskupini: dinamični pomnilnik (DRAM - Dynamic Random Access Memory) in statični pomnilnik (SRAM - Static Random Access Memory).

Statični in dinamični RAM

AT statični RAM pomnilniški element lahko shranjuje posnete informacije za nedoločen čas (ob prisotnosti napajalne napetosti). pomnilniški element dinamično RAM je sposoben shranjevati informacije le za dokaj kratek čas, po katerem je treba podatke ponovno obnoviti, sicer bodo izgubljeni. Dinamični spomini, tako kot statični, so nestanovitni.

Vlogo pomnilniškega elementa v statičnem RAM-u igra sprožilec. Takšen flip-flop je bistabilno vezje, običajno sestavljeno iz štirih ali šestih tranzistorjev (slika 5.7). Vezje s štirimi tranzistorji zagotavlja večjo kapacitivnost in zato nižje stroške, vendar ima takšno vezje velik tok uhajanja, ko se informacije preprosto shranijo. Tudi sprožilec s štirimi tranzistorji je bolj občutljiv na zunanje vire sevanja, kar lahko povzroči izgubo informacij. Prisotnost dveh dodatnih tranzistorjev omogoča do neke mere kompenzirati omenjene pomanjkljivosti vezja s štirimi tranzistorji, predvsem pa povečati hitrost pomnilnika.

riž. 5.7. Shranjevalni element SRAM

Element za shranjevanje dinamičnega pomnilnika je veliko enostavnejši. Sestavljen je iz enega kondenzatorja in blokirnega tranzistorja (slika 5.8).

riž. 5.8. Element za shranjevanje DRAM

Prisotnost ali odsotnost naboja v kondenzatorju se razlaga kot 1 oziroma 0. Enostavnost sheme omogoča doseganje visoke gostote postavitve EG in posledično zmanjšanje stroškov. Glavna pomanjkljivost te tehnologije je, da se naboj, nakopičen na kondenzatorju, sčasoma izgubi. Tudi z dobrim dielektrikom z električnim uporom več teraohmov (10 12 ohmov) ki se uporabljajo pri izdelavi osnovnih kondenzatorjev GE, se naboj dokaj hitro izgubi. Dimenzije takega kondenzatorja so mikroskopske, kapacitivnost pa je reda 1SG 15 F. S takšno kapacitivnostjo se na enem kondenzatorju nabere le okoli 40.000 elektronov. Povprečni čas uhajanja polnjenja dinamičnega pomnilnika GE je stotine ali celo desetine milisekund, zato je treba v tem časovnem obdobju obnoviti polnjenje, sicer bodo shranjene informacije izgubljene. Redno obnavljanje polnjenja imenujemo regeneracija in se izvaja vsakih 2-8 ms,

V različnih vrstah dinamičnih spominskih IC so bile uporabljene tri glavne metode regeneracije:

En signal RAS (ROR - osveži samo RAS);

Signal CAS pred signalom RAS (CBR - CAS Before RAS);

Samodejna regeneracija (SR - Self Refresh).

V prvih DRAM čipih je bila uporabljena regeneracija z enim RAS. Naslovno vodilo dobi naslov regeneriranega niza, ki ga spremlja signal RAS. V tem primeru je izbrana vrstica celic in tam shranjeni podatki se napajajo v notranja vezja mikrovezja, nato pa se zapišejo nazaj. Ker se signal CAS ne prikaže, se cikel branja/pisanja ne začne. Naslednjič se naslovnemu vodilu dodeli naslov naslednje vrstice in tako naprej, dokler se vse celice ne obnovijo, nato pa se cikel ponovi. Slabosti metode vključujejo zasedenost naslovnega vodila v času regeneracije, ko je dostop do drugih naprav VM blokiran.

Posebnost metode CBR je, da če je v običajnem ciklu branja / pisanja signal RAS vedno pred signalom CAS, potem ko se pojavi signal CAS, se najprej začne poseben cikel regeneracije. V tem primeru se naslov linije ne prenese, mikrovezje pa uporablja svoj notranji števec, katerega vsebina se poveča za eno z vsakim naslednjim ciklom CBR. Način vam omogoča regeneracijo pomnilnika, ne da bi zasedli naslovno vodilo, kar pomeni, da je učinkovitejši.

Samodejna regeneracija pomnilnika je povezana z varčevanjem z energijo, ko sistem preide v "sleep" način in generator ure preneha delovati. V odsotnosti zunanjih signalov RAS in CAS je posodabljanje vsebine pomnilnika z metodami ROR ali CBR nemogoče, mikrovezje pa regeneracijo izvaja samostojno, pri čemer zažene lasten generator, ki utripa notranja regeneracijska vezja.

Obseg statičnega in dinamičnega pomnilnika je določen s hitrostjo in stroški. Glavna prednost SRAM-a je njegova večja hitrost (približno višja od hitrosti DRAM-a). Hitri sinhroni SRAM lahko deluje s časom dostopa do informacij, ki je enak času enega impulza procesorske ure. Vendar pa je zaradi nizke zmogljivosti čipov in visokih stroškov uporaba statičnega pomnilnika običajno omejena na relativno majhen predpomnilnik prve (L1), druge (L2) ali tretje (L3) ravni. Hkrati najhitrejši dinamični pomnilniški čipi še vedno potrebujejo pet do deset procesorskih ciklov za branje prvega bajta paketa, kar upočasni celotno VM. Kljub temu se zaradi visoke gostote pakiranja GE in nizke cene pri izdelavi glavnega pomnilnika VM uporablja DRAM.

Pomnilnik z naključnim dostopom

Način dvojne hitrosti

Paketni način

Burst Mode - način, v katerem zahteva določeno

naslovni pomnilnik vrne paket podatkov, shranjenih ne samo na tem naslovu,

pa tudi na več naslednjih naslovih.

Zmogljivost pomnilniške celice sodobnih VM je običajno enaka enemu bajtu, medtem ko

medtem ko je podatkovno vodilo običajno široko štiri bajte. Sledi-

Zato en dostop do pomnilnika zahteva zaporedni dostop do štirih sosednjih

ny celice - paket1. Glede na to okoliščino se pomnilniške IC pogosto uporabljajo

obstaja sprememba načina strani, ki se imenuje skupina ali paket

način. Ko je implementiran, se naslov stolpca vnese v IC samo za prvo celico -

ki paket, prehod v naslednji stolpec pa se izvede že znotraj čipa.

To omogoča, da vsak paket izključi tri od štirih operacij vstavljanja.

v stolpcu IC naslov in s tem dodatno zmanjšati povprečni čas dostopa.

Pomemben korak v nadaljnjem razvoju tehnologije pomnilniških čipov je bil

DDR (Double Data Rate) - podvojjena hitrost prenosa podatkov. Bistvo

Metoda je prenos podatkov na obeh frontah sinhronizacijskega impulza

dvakrat v obdobju. Tako se poveča prepustnost

vatsya v istem dvakrat.

Poleg omenjenih se uporabljajo tudi drugi načini povečanja hitrosti.

dejanja pomnilnika IC, kot je vključitev pomožnega

predpomnilnik in neodvisne podatkovne poti, kar omogoča eno

Večina trenutno uporabljenih vrst operativnih čipov

pomnilnik ne more shranjevati podatkov brez zunanjega vira napajanja, t.j.

so nestanovitni (hlapni pomnilnik). Široka uporaba takih

naprave je povezana s številnimi njihovimi prednostmi v primerjavi z nehlapnimi

vrste RAM-a (nehlapni pomnilnik): večja zmogljivost, nizka poraba energije

ion, večja zmogljivost in nizki stroški shranjevanja enote

kupe informacij.

Hlapljiv RAM lahko razdelimo v dve glavni podskupini:

dinamični pomnilnik (DRAM - Dynamic Random, Access Memory) in statični

pomnilnik (SRAM - Static Random Access Memory).

AT statični RAM pomnilniški element lahko shrani posnete informacije

delovanje za nedoločen čas (ob prisotnosti napajalne napetosti). spomnim se

glavni element dinamični RAM lahko shranjuje informacije samo za

dokaj kratko obdobje, po katerem so potrebne informacije

ponovno obnoviti, sicer bo izgubljen. Dinamični pomnilnik, pa tudi statični

cal, hlapna.

Vlogo pomnilniškega elementa v statičnem RAM-u igra sprožilec. Takšne

flip-flop je običajno vezje z dvema stanjema

sestavljen iz štirih ali šestih tranzistorjev (slika 5.7). Vezje s štirimi tranzistorji

storami zagotavlja večjo zmogljivost mikrovezja in posledično manjšo

cena, vendar ima takšno vezje velik tok uhajanja, ko so informacije preproste

shranjeni. Tudi sprožilec s štirimi tranzistorji je bolj občutljiv na

izpostavljenost zunanjim virom sevanja, ki lahko povzroči izgubo

formacije. Prisotnost dveh dodatnih tranzistorjev do neke mere omogoča

nadomestiti pomanjkljivosti zgoraj omenjenega vezja s štirimi tranzistorji, vendar je najpomembnejše,

Noe - za povečanje hitrosti pomnilnika.

Element za shranjevanje dinamičnega pomnilnika je veliko enostavnejši. Sestoji

iz enega kondenzatorja in blokirnega tranzistorja (slika 5.8).

Prisotnost ali odsotnost naboja v kondenzatorju se razlaga kot 1 ali O

oz. Enostavnost vezja vam omogoča, da dosežete visoko gostoto namestitve

in posledično zmanjšati stroške. Glavna pomanjkljivost te tehnologije

zaradi dejstva, da se naboj, nakopičen na kondenzatorju, sčasoma izgubi. celo

z dobrim dielektrikom z električnim uporom več teraohmov

(1012 ohmov), ki se uporabljajo pri izdelavi osnovnih kondenzatorjev ZE, za-

vrstica se dokaj hitro izgubi. Dimenzije takega kondenzatorja so mikroskopske

kie, kapacitivnost pa je reda 10-15 F. S takšno kapacitivnostjo na enem kondenzatorju

nabere se le okoli 40.000 elektronov. Povprečni čas uhajanja polnjenja

dinamični pomnilnik je na stotine ali celo desetine milisekund, torej

bremenitev je treba povrniti v določenem časovnem obdobju, sicer

shranjene informacije bodo izgubljene. Redno obnavljanje polnjenja

poklical regeneracijo in se izvaja vsakih 2-8 ms.

V različnih vrstah dinamičnih pomnilniških IC so trije glavni

metode regeneracije:

En signal RAS (ROR - osveži samo RAS);

Signal CAS pred signalom RAS (CBR - CAS Before RAS);

Samodejna regeneracija (SR - Self Refresh).

V prvih DRAM čipih je bila uporabljena regeneracija z enim RAS.

ROM z električnim brisanjem

ROM z UV brisanjem

ROM-i, ki jih je mogoče izbrisati z UV žarki, so trenutno najbolj razširjeni v mikroprocesorskih sistemih. V LSI takšnih ROM-ov je vsak bit shranjene informacije predstavljen s stanjem ustreznega MOSFET-a s plavajočimi vrati (nima zunanjega izhoda za povezavo). Vrata tranzistorjev, ko so programirana "1", se polnijo z plazovitim vbrizgavanjem, t.j. reverzibilna razgradnja izolacijske plasti, ki obdaja vrata, pod delovanjem električnega impulza z napetostjo 18 - 26 V. Naboj, ki se nabira v vratih, se lahko zaradi visoke kakovosti izolacijskega sloja shrani zelo dolgo. Tako je na primer za PROM serije K573 informacije zagotovljeno shranjene vsaj 15 - 25 tisoč ur v vklopljenem stanju in do 100 tisoč ur (več kot 10 let) - v izklopljenem stanju.

Omogočajo tako snemanje kot brisanje (ali prepisovanje) informacij z uporabo električnih signalov. Za izgradnjo takšnih PROM se uporabljajo strukture z vbrizgavanjem plazovnega naboja, podobne tistim, na katerih so zgrajeni PROM z UV brisanjem, vendar z dodatnimi kontrolnimi vrati, nameščenimi nad plavajočimi vrati. Dovajanje napetosti na kontrolna vrata vodi do razpršitve naboja zaradi tuneliranja nosilcev skozi izolacijski sloj in izbrisa informacij. Ta tehnologija se uporablja za izdelavo mikrovezij K573PP2.

Prednosti PROM-a z električnim izbrisom: visoka hitrost ponovnega pisanja informacij in znatno dovoljeno število ciklov ponovnega pisanja - najmanj 10.000.

15.2.1 Statični RAM

Upoštevane vrste pomnilniških naprav (pomnilnik) se uporabljajo v računalnikih za shranjevanje informacij, ki se spreminjajo v procesu izračunov, izvedenih v skladu s programom, in se imenujejo operativni(OVEN). Informacije, zapisane v njih, se uničijo, ko je napajanje izklopljeno.

Glavni del pomnilnika je pogon, ki ga sestavljajo sprožilci

Slika 4.6 - Matrika pomnilnika

Dvokoordinatni pomnilniški pogon je sestavljen iz več matrik (slika 4.6), katerih število je določeno s številom bitov zapisane besede. Pomnilniški elementi (SE) ene matrike se nahajajo na presečišču naslovnih vodil X vrstice in stolpci Y imajo eno bitno vodilo, skupno vsem elementom. V SE ene matrike se zapišejo istoimenski biti vseh besed in vsaka beseda je zapisana v enako lociranih pomnilniških elementih SE i vseh matrik, ki sestavljajo pomnilniško celico. Tako je v dvokoordinatni štirimatrični pomnilnik, katerega matrike vsebujejo po 16 pomnilniških elementov (slika 4), mogoče zapisati 16 štiribitnih besed.

V njih element za shranjevanje vsebuje samo en tranzistor. (Sl.15-5)

Slika 4.7 - Element dinamičnega RAM-a

Informacije v takem elementu so shranjene v obliki naboja na kondenzatorju za shranjevanje, katerega plošče so odtočna področja MOSFET in substrata. Zapis in branje informacij se izvede z odpiranjem tranzistorja vrat in s tem priključitvijo nazivne kapacitivnosti na ojačevalno vezje regeneratorja. Slednji je v bistvu sprožilni element, ki je odvisno od predhodne priprave oz sprejema (bere) informacije iz kapacitivne pomnilniške celice, medtem ko je nastavljeno na stanje 0 ali 1 ali, nasprotno, v načinu snemanja celico na ustrezen način polni, predhodno nastavljeno na 0 ali 1

AT v načinu branja je sprožilec ojačevalnika - regeneratorja na začetku nastavljen v nestabilno ravnotežno stanje s posebnim krmilnim signalom, iz katerega, ko je nanj priključena pomnilniška kapacitivnost

preklopi na 0 ali I. Hkrati na začetku porabi del naboja, nato pa ga ob nastavitvi v stabilno stanje vrne v celico in tako regenerira njeno stanje. V načinu shranjevanja informacij je potrebna občasna regeneracija za kompenzacijo naravnih puščanj naboja.Največje obdobje cikla regeneracije za vsako od celic je običajno 1 - 2 ms.

Dinamični pomnilnik z naključnim dostopom (RAM)

Statične pomnilniške naprave z naključnim dostopom omogočajo shranjevanje posnetih informacij, dokler je mikrovezje napajano. Vendar pa pomnilniška celica statičnega RAM-a zavzema relativno veliko območje, zato se kondenzator uporablja kot pomnilniška celica za RAM velike zmogljivosti. Polnjenje te Јkapacitivnosti se sčasoma naravno zmanjša, zato jo je treba polniti približno 10 ms. To obdobje se imenuje obdobje regeneracije. Kapacitivnost se napolni, ko se prebere pomnilniška celica, zato je za regeneracijo informacij dovolj, da preprosto preberete regenerirano pomnilniško celico.

Shema dinamičnega pomnilniškega elementa RAM in njegova zasnova je prikazana na sliki 1.

Shema elementa za shranjevanje dinamičnega RAM-a in njegova zasnova.

Pri odčitavanju naboja kapacitivnosti je treba upoštevati, da je kapacitivnost odčitne linije veliko večja od kapacitivnosti pomnilniške celice. Na sliki 2 so prikazani grafi sprememb napetosti na črti za branje pri branju informacij iz shranjevalne celice brez regeneracije.

Slika 2. Grafi sprememb napetosti na bralni liniji pri branju informacij iz pomnilniške celice.

Na začetku je polovica napajanja mikrovezja prisotna na vrstici za pisanje / branje. Za regeneracijo začetne napetosti vezje uporablja RS flip-flop, ki je povezan med dvema vrsticama za branje/pisanje. Shema takšne vključitve je prikazana na sliki 3.

Slika 3. Shema regenerativne kaskade.

Za zmanjšanje časa regeneracije pri branju ene pomnilniške celice v vrstici pomnilniške matrike se regenerira celotna vrstica.

Značilnost dinamičnega RAM-a je multipleksiranje naslovnega vodila. Naslov vrstice in naslov stolpca se posredujeta izmenično. Naslov vrstice je sinhroniziran s strobe signalom RAS# (strobe naslova vrstice), naslov stolpca pa s CAS# (strobe naslova stolpca). Multipleksiranje naslovov vam omogoča, da zmanjšate število krakov čipov RAM. Slika dinamičnega RAM čipa je prikazana na sliki 4, časovni diagrami za dostop do dinamičnega RAM-a pa so prikazani na sliki 5.

Slika 4. Shematski prikaz DRAM-a.

Slika 5. Časovni diagram dostopa do dinamičnega RAM-a

Časovni diagrami, prikazani na sliki, kažejo, da je pri dostopu do pomnilniške celice koda za dostop do pomnilniške celice RAM dvakrat nastavljena na naslovnem vodilu. Običajno je dostop omogočen do podatkov, ki ležijo v sosednjih pomnilniških celicah, zato pri branju ni treba vsakič prenašati naslova vrstice. Ta način dostopa do dinamičnega RAM-a se imenuje FPM (Fast Page Mode). Dolžina podatkovnega bloka, ki ga je treba prebrati, je štiri besede. Za oceno časa takšnega načina dostopa do pomnilnika se čas meri v ciklih sistemskega vodila procesorja. V običajnem načinu dostopa do pomnilnika je čas dostopa enak za vse besede. Zato lahko cikel dostopa do dinamičnega pomnilnika zapišemo kot 5-5-5-5.

V načinu hitrega ostranjevanja lahko cikel dinamičnega dostopa do pomnilnika zapišemo kot 5-3-3-3, to pomeni, da se skupni čas dostopa do pomnilnika zmanjša za skoraj pol krat. Časovni diagram FPM je prikazan na sliki 6.

Slika 6. Časovni diagram za dostop do dinamičnega RAM-a v načinu FPM.

Drug način za povečanje hitrosti RAM-a je uporaba EDO (Extended Data Out: RAM z razširjenim izhodom podatkov). V ojačevalnikih EDO se regeneratorji ne ponastavijo na koncu stroba CAS#, zato je branje podatkov hitrejše. Za EDO RAM lahko cikel dostopa do dinamičnega pomnilnika zapišemo kot 5-2-2-2.

Naslednji korak v razvoju dinamičnih vezij RAM je bila uporaba števca stolpcev kot dela RAM-a. To pomeni, da ko se naslov celice premakne na naslednji stolpec matrike, se naslov stolpca samodejno poveča. Ta RAM se imenuje BEDO (RAM za paketni dostop).

Pri sinhronem RAM-u (SDRAM) se zmogljivost poveča z uporabo obdelave signalnega cevovoda. Kot veste, lahko pri uporabi cevovoda ločite posamezne operacije, kot so pridobivanje vrstic, pridobivanje stolpcev, branje pomnilniških celic in hkratno izvajanje teh operacij. V tem primeru, medtem ko se predhodno prebrani podatki prenašajo na izhod, se stolpec dešifrira za trenutno pomnilniško celico, vrstica pa za naslednjo pomnilniško celico. Ta postopek je prikazan na naslednji sliki:

Slika 7. Strukturni diagram obdelave cevovoda podatkov.